台积电转型系统整合服务商，硅光子 COUPE 与 CPO 掀起 AI 光互连革命

面对AI算力需求爆发与传统铜线传输遭遇的物理瓶颈，国内法人研究指出，晶圆代工龙头台积电正由传统先进晶片製造商，全面转型为系统整合服务提供者。根据台积电提出三层蛋糕架构，透过硅光子COUPE技术与共同封装光学（CPO）布局，预计将在未来10至20年间推动总传输频宽实现百倍跨越式成长。

法人指出，当单通道传输速率升至200G（212Gbps per lane）以上时，电讯号在铜线传输中的能量衰减高达90%以上，使传统可插拔光模组面临物理极限。这推动产业从可插拔模组演进至CPO架构，终极目标发展至接近零铜线电传输距离的3D COUPE全光学介面。CPO具备爆发性频宽（如台积电3.2T Spectrum CPO）、大幅降低每位元传输功耗（pJ/bit）并提供极低延迟，为AI推论与资料中心突破功耗与散热瓶颈。

而台积电的三层架构包含运算层（逻辑晶片微缩仍有15年以上生命週期）、异质整合层（以CoWoS与SoIC-X无凸块混合键合为核心）及光子层。其COUPE封装採用3D SoIC混合键合技术，将6nm电晶片（EIC）与65nm光晶片（PIC）进行Face-to-Face堆叠。台积电为目前唯一公开发表并具备成熟光子设计套件（PDK）的业者；光耦合现阶段採光栅耦合（GC），预计2至3年后导入损耗更低的边缘耦合（EC）。

最后，在量产时程上，COUPE on Substrate已进入小量量产，对应SoIC月产能约4,000至5,000片，大规模放量需待2年后；COUPE on Interposer预计2026年试产、2030年后放量；终极的3D COUPE on ASIC则预估于2033至2035年落地。

成本效益方面，单颗光引擎（OE）成本约100美元（含PIC 10.5美元、EIC 17美元与SoIC及组装测试费用），单颗平均售价（ASP）高达450美元，推估毛利率高达约78%，显现初期技术高门槛与产能稀缺性。目前主要产能瓶颈落在模组层级（Insertion 4）的16通道光纤对準耗时过长。