IBM携手泛林集团 剑指1奈米晶片技术

美国科技公司 IBM(IBM-US)与半导体设备大厂泛林集团 (LRCX-US) 近日宣布签署一项为期五年的联合研发协议，双方将合作开发面向 1 奈米以下逻辑晶片的材料与製程技术，并以高数值孔径 (High-NA) 极紫外线 (EUV) 光刻技术为核心。这项合作将在美国纽约州奥尔巴尼的 NY Creates 奈米技术综合体内、IBM 研究中心进行，被视为推动下一代半导体製程的重要一步。

两家公司表示，此次合作将结合泛林集团在半导体设备与材料技术方面的能力，以及 IBM 在先进製程研发领域的技术积累，以加速高 NA EUV 技术在未来逻辑晶片製造中的应用。高 NA EUV 被认为是推动 1 奈米以下节点的重要关键技术，业界普遍视其为延续晶片微缩的重要路径。

IBM 与泛林集团已有超过十年的合作历史，双方曾共同参与 7 奈米製程技术开发、奈米片电晶体架构设计，以及早期 EUV 製程整合。2021 年，IBM 正是在这一长期合作基础下，宣布成功研发全球首个 2 奈米节点晶片，当时被视为晶片微缩技术的重要里程碑。

根据最新合作协议，双方将利用泛林集团多项设备与技术平台进行製程验证与开发，包括 Kiyo 与 Akara 刻蚀平台、Striker 与 ALTUS Halo 沉积系统，以及 Aether 乾式光阻技术。研究将集中于奈米片与奈米叠层装置架构，以及背面供电技术的完整製程整合。

在先进光刻技术方面，传统 EUV 微影多採用化学放大光阻，这类湿式材料在高 NA EUV 设备所要求的更高解析度与更严格公差条件下逐渐面临挑战。泛林集团开发的 Aether 技术则採用乾式光阻方案，透过气相前驱体沉积方式取代传统旋涂製程，并结合等离子体乾式显影技术。

与传统碳基光阻相比，Aether 所使用的金属有机化合物对 EUV 光的吸收能力可提高约 3 至 5 倍，这意味着每片晶圆所需的曝光剂量更低，有助于在先进节点维持单次曝光图案化，避免採用成本更高且流程更複杂的多重图案化技术。

泛林集团今年 1 月曾宣布，Aether 乾式光阻已被一家领先的记忆体製造商选定为其最先进 DRAM 製程的量产设备，但未透露该客户名称。市场普遍认为，这项技术若能成功导入逻辑晶片製程，将进一步提升高 NA EUV 的量产可行性。

根据双方发布的联合声明，此次合作的重点之一是解决高 NA EUV 图案转移至实际装置层时的转移良率问题。Aether 乾式光阻在此方面具备潜在优势，因为其从曝光到蚀刻的製程步骤较少，可降低在极小几何尺寸下发生图案劣化的机率。

此外，奈米片电晶体技术也将是合作的另一核心。奈米片架构透过堆叠多层薄硅片，可在不增加元件佔用面积的情况下提升电流驱动能力，被视为下一代逻辑晶片的主流电晶体架构。双方研发团队将建构并验证奈米片与奈米叠层元件的完整製程流程，同时导入背面供电技术，透过从晶圆背面布线供电，释放晶片正面互连层以提升讯号传输效率。

IBM 与泛林集团表示，透过整合高 NA EUV 光刻、奈米片电晶体架构以及背面供电技术，未来有望实现更高效能、更高密度的逻辑晶片，并为 1 奈米以下节点的量产建立可行路径。公司指出，这些技术能力的结合将有助于确保高 NA EUV 图案能以高良率可靠地转移至实际器件层，进一步推动半导体持续微缩与性能提升。