三星拟将2奈米导入HBM4E基底晶片！力拚领先SK海力士与台积电

根据南韩《商业周刊》报导，三星正考虑在第七代高频宽记忆体 HBM4E 的基底晶片中导入 2 奈米製程。

根据报导，三星近期才刚完成业界首款商用 HBM4 的量产，同时也正着手对 HBM4E 的供电架构进行重新设计，以因应在相同封装面积内，电源凸点从 13682 个增加到 14457 个所带来的压力。

在 HBM3 及更早期的产品世代中，基底晶片多半只扮演辅助角色，位置位于整个 HBM 堆叠的最底层，主要功能是提供电力并负责讯号传输与控制。

然而到了 HBM4 架构，基底晶片的定位开始出现变化，不再只是单纯的支援元件，而是能直接执行部分运算相关工作，使其在整体系统中的重要性明显提高。

在 HBM4 技术上，三星已具备一定优势，採用自家晶圆代工的 4 奈米逻辑製程打造基底晶片，并搭配最新的 1c 等级 DRAM 製程。

相较之下，SK 海力士的方案则是向台积电 (2330-TW) 採购 12 奈米（N12）製程製作逻辑基底晶片。

若未来 HBM4E 进一步导入 2 奈米製程，三星在功耗效率、散热表现以及晶片面积利用率等方面，可能进一步扩大领先幅度。

在 AI 记忆体竞赛持续升温之际，业界普遍将客製化 HBM4E 视为下一阶段的重要战场。

台积电已透露，计画利用 3 奈米製程打造客製版本的 HBM4E，而 SK 海力士也正在开发自家方案，因此三星此番推进至 2 奈米节点，被外界解读为试图持续在製程技术上维持领先地位。

依照目前规划，标準版 HBM4E 预计将在今年年中推出，而客製化产品则有望在下半年完成流片。

此外，报导也指出，三星选择自行生产 HBM 基底晶片，除了技术整合考量外，也有助于提升其晶圆代工业务的产能利用率。

另一方面，2 奈米製程也将在三星位于美国德州泰勒的新晶圆厂扩产计画中扮演关键角色。该工厂目前已开始进行设备安装，目标是在今年底前完成首批晶圆流片。