韩媒：三星HBM4良率仍低于60% 计画下半年全力提升回应辉达等AI巨头需求

韩媒最新报导指出，三星电子第六代高频宽记忆体 (HBM4) 良率仍低于 60%，该公司打算在今年下半年将 HBM4 DRAM 良率提升至接近完美的水準，以加快对包括辉达在内的主要 AI 客户的回应速度。

《ChosunBiz》报导，三星正全力冲刺 HBM4 良率，该公司 1c DRAM 良率近期已攀升至具意义的水準，已突破 80% 的成熟良率门槛，但业界普遍认为，这尚难以视为已达到 HBM4 的量产良率水準。三星内外皆估计，目前用于 HBM4 的 DRAM 良率仍低于 60%。

HBM4 所使用的 DRAM 需要额外的堆叠封装、热控管理及讯号稳定性确保等製程，因此即便同样基于 1c 製程，通用型 DRAM 与 HBM4 的难度等级截然不同。

一位半导体业界高层说：HBM4 的结构是垂直堆叠多层 DRAM 并以超高速度运作，因此对均匀度和精密度的要求远高于通用 DRAM。即使单一晶片的良率已达一定水準，在组装成实际 HBM4 成品的过程中，良率仍可能再次下滑。虽然三星在 1c DRAM 良率的提升值得肯定，但以 HBM4 的标準来看，仍难称已达成熟良率。

事实上，三星早已开始出货 HBM4。儘管成功完成技术验证并打入初期市场，但主流观点认为，全面的大规模供应竞争，最终将取决于良率与成本稳定。在 HBM 市场上，能在特定良率水準上稳定量产，比单纯率先推出产品更为重要。若良率低迷，不仅难以确保产量，也难以守住获利能力。

报导指出，三星之所以加速提升 HBM4 用 DRAM 的良率，也与製程费用息息相关。三星虽设定藉由先进 DRAM 製程竞争力，在 HBM4 效能上超越 SK 海力士的策略，但据悉，初期的试错成本相当高昂，尤其是先进 DRAM 必须使用极紫外光 (EUV0 微影设备，且三星使用的 EUV 层数多于竞争对手，意味着需要更多製程步骤。除非确保成熟良率，否则生产成本的负担势必沉重。

业界评估三星的 HBM4 策略时认为，虽然初期进入市场成功，但真正的战役现在才开始。对三星而言，在今年下半年将 HBM4 的 DRAM 良率推向完美，已成为当务之急。如果 1c DRAM 良率的提升是先进製程常态化的信号，那么 HBM4 有效良率的稳定，则被解读为巩固 AI 记忆体市场领导地位的最终关卡。