台积电2奈米助攻！AMD ZEN6晶片升级到12核心 但面积几乎不变

在台积电 (2330-TW) 先进製程加持下，超微半导体 (AMD-US) 下一代 ZEN6 架构迎来关键跃进，不仅单颗 CCD 核心数从 8 核大幅提升至 12 核，L3 快取同步扩增 50%，晶片面积却仅出现极小幅度成长。

知名爆料者 twi@9550pro 指出，相较历代超微半导体 ZEN 架构长期维持单一电荷耦合器件（CCD）八核心设计，ZEN6 最大突破在于核心数量一举提升至 12 核心，等同物理核心数与 L3 快取容量同步增加 50%。

值得注意的是，儘管核心与快取大幅成长，但爆料指出 ZEN6 新款 CCD 小晶片的面积仅比现行 ZEN5 增加约 5 平方毫米，增幅约 7%。

回顾历代设计，CCD 面积并非越小越好。以 ZEN3 世代为例，当时在台积电 7 奈米製程下，每颗 CCD 面积约为 83 平方毫米，相较之下，ZEN6 传出的约 76 平方毫米并不算特别极端，但在核心密度上却有明显提升。

目前单 CCD 完整规格的 Ryzen 9700X 配备 32MB L3 快取，而随着 ZEN6 升级至 12 核心设计，L3 快取容量将进一步扩充至 48MB。

由于 CCD 中电晶体主要由核心与快取所构成，这也代表超微半导体在台积电 2 奈米製程上，成功实现约 50% 的整体密度提升。

事实上，ZEN6 架构已率先导入伺服器产品线。超微半导体先前正式发表的 EPYC Venice 系列即採用 ZEN6 架构，并于今年初 CES 2026 展会上，由执行长苏姿丰亲自展示单颗高达 256 核心的 EPYC 9006 ZEN6C 处理器。

相较标準 ZEN6，ZEN6C 版本在核心密度上更为激进。完整规格的 Venice EPYC 处理器配置两颗大型 IOD，搭配八颗 ZEN6C CCD，而每颗 CCD 内部整合 32 个 ZEN6C 晶片。

超微半导体表示，这一代基于 ZEN6 架构的全新 EPYC 处理器，在效能与能源效率上均提升超过 70%，执行绪密度也成长逾 30%。

此外，超微半导体也将推出採用标準 ZEN6 核心的 EPYC 版本，最高可达 192 核心，配置 16 颗 CCD，总 L3 快取容量上看 768MB。

展望未来，ZEN6 架构预期将成为超微半导体多条产品线的核心基础。市场传言指出，下一代消费级 Ryzen 处理器代号可能为Olympic Ridge，而 ZEN6 也将应用于新一代行动 APUMedusa Point系列。

不过，上述资讯目前仍属非官方消息，实际产品规格仍有待超微半导体亲自揭晓。

外界普遍预期，超微半导体有望在今年中旬、约台北国际电脑展（COMPUTEX 2026）前后，进一步公布 ZEN6 消费级 Ryzen 处理器的正式细节。