AI 晶片封装突破光罩极限，CoWoS-L 稳居先进封装主流至 2028 年

根据 TrendForce 最新半导体先进封装产业研究，随着 GPU 业者、超大型云端服务供应商（CSP）持续开发更强大、功能多元的 AI 晶片，2.5D 封装技术的一项发展重点即为扩大封装面积。其中，台积电 CoWoS-L 儘管面临Intel EMIB-T的竞争，但凭藉其技术成熟度与良率优势，预计至 2028 年仍将是 AI 晶片的主流封装方案。

TrendForce表示，在强劲的AI需求带动下，NVIDIA积极推动晶片用量高的整合型GB/VR机柜方案，预估2026年其高阶GPU出货将年增约30%。AMD则于2026下半年起力推MI400/MI450，挹注整体出货量。

CSP自研ASIC部分，2026年出货量与动能将以Google最强，预计其TPU v7为主力产品。AWS同样积极发展，2026下半年开始其晶片、AI 伺服器系统已逐步往Trainium v3推进。Microsoft、Meta目前仍以GPU 伺服器为大宗，ASIC规画量能较小。

AI晶片需求强劲，TSMC封装产能吃紧，Intel EMIB-T有望获得外溢订单

TrendForce指出，过去AI 伺服器晶片主要採用TSMC CoWoS-S封装技术，以硅中介层整合HBM与运算晶片（Compute die），实现生成式AI应用所需的算力性能。然而，在晶片面积持续扩张、需要整合更多HBM模组的情况下，硅中介层製造面临物理极限，除改变中介层材质外，也需转向光罩曝光倍数更大的CoWoS-L解决方案，透过中介层嵌入高速传输的硅桥（Si bridge）晶片，更弹性解决Compute die与HBM封装、传输问题。

具体而言，CoWoS-S技术可整合2个SoC/Chiplet及8个HBM模组，将持续获得Microsoft Maia 200等ASIC採用。但需要整合更多SoC/Chiplet及HBM模组时，就需要使用CoWoS-L方案。目前，NVIDIA及AMD AI加速器已採用CoWoS-L；AI ASIC除Meta 2026年量产的MTIA 400外，预估2027年AWS、Microsoft也都将导入CoWoS-L技术。

然而，CoWoS-L提升单晶片更大的中介层尺寸垫高晶片封装成本，加上TSMC产能供不应求，促使Intel EMIB技术成为备选。EMIB方案减少昂贵的中介层，整体成本有望降低，但封装模组效能受限于载板布线密度；Intel除强化Line/Space（L/S）、Microbump规格外，也开发EMIB-T等进阶方案，透过导入TSV缩短讯号路径，强化EMIB模组性能。

TrendForce观察，除了Google可望于2027年导入EMIB-T封装，AWS也正测试EMIB技术。虽然EMIB-T和CoWoS-L为竞争方案，但考量技术成熟度、良率，后者至2028年仍是AI晶片採用的主流封装技术。

（首图来源：shutterstock）