混合键合导入恐再延后！业界拟进一步放宽HBM高度限制 专家：恐令晶圆面临「这风险」
韩媒最新报导指出，高频宽记忆体 (HBM) 的一大演进趋势是堆叠层数的增加，在目前的 HBM4 世代主流堆叠层数是 12/16。JEDEC 在制定 HBM4 规範时已放宽一次堆栈高度限制，从 720μm 提升到 775μm。
根据《ZDNET Korea》与《ETNEWS》报导，面对下一代堆叠可达 20 层的 HBM，行业正考虑进一步放宽高度限制至 800μm，甚至更多。
若想在现有的 775μm 内，以现有堆叠容纳 20 层 DRAM，则须对 DRAM 晶圆进行大幅减薄，这将增加晶圆损坏的风险，进一步降低 HBM 良率。
报导指出，削减整体堆叠厚度另一方向是降低两层 DRAM 间距，这需要从键合方面着手。目前被用于 NAND 快闪记忆体的混合 (铜) 键合可大幅度降低间距，但其技术难度极高的同时，也需要大量的设备投资。若高度限制被放宽，混合键合的导入也将被延后。
《ZDNET Korea》还提供另一个视角，台积电在先进封装领域佔据主导地位，对标準的制定也有很大话语权，而台积电推动的 3D 先进封装技术 SoIC 会导致与 HBM 堆栈配套的 XPU 複合体增高，这为 HBM长高提供了天然裕量。
1