台积电A16背面供电技术突破！埃米级竞赛再进一步：速度增10%、功耗降20%

据悉，台积电(2330-TW) 已在埃米级半导体製程领域抢得先机。为解决传统晶片正面供电与讯号线路争夺有限布线空间所造成的瓶颈，该公司已经在A16这项2奈米以下的先进製程背面供电技术方面取得优势。

根据《ETNews》报导，业界消息人士18日透露，台积电已成功开发并验证A16，成为业界首个导入超级供电轨（Super Power Rail，SPR）背面供电架构的埃米级CMOS平台。

此次技术突破的关键，在于A16仍保有台积电N2製程强化版N2P的闸极密度与NanoFlex设计弹性。

在传统半导体晶片中，供电互连与讯号互连均配置于晶片正面。然而，随着製程节点持续微缩，两者日益争夺有限的布线空间，导致线路壅塞加剧，并因电阻增加引发电压下降（IR Drop）问题

这使背面供电技术受到业界高度重视。其核心概念是将电源配送网路从晶片正面移往背面，让正面能够释放更多空间供讯号线路使用。

不过，过去导入背面供电技术，通常需要大幅调整电晶体布局与标準单元结构。在更先进的製程节点下，若改由晶片背面供电，往往也代表必须捨弃部分既有的标準单元库与设计方法。

台积电A16的不同之处，在于试图在解决供电问题的同时，最大程度维持原有设计架构。

报导指出，A16将供电路径完整移至晶片背面，并透过专用接点（VB）直接连接电晶体的源极与汲极；在此架构下，台积电仅对晶片正面的闸极结构、单元尺寸及布局面积进行最小幅度调整，因此仍能维持与既有晶片设计的相容性。

在效能方面，A16相较N2P也具备明显提升。相同功耗条件下，A16运算速度可提高8%至10%；若维持相同速度，功耗则可降低15%至20%，同时晶片密度提升8%至10%。

这类效能与能源效率改善，尤其适合AI加速器及高效能运算（HPC）等对运算效能与功耗均有高度要求的晶片。A16製程预计于今年第4季开始量产。

背面供电技术的商业化竞争方面，英特尔(INTC-US) 目前布局较早，其PowerVia技术已导入Intel 18A製程量产。

不过，《ETNews》指出，英特尔在测试阶段仍须调整既有单元架构，包括修改接脚数量及放宽金属间距。

据报导，三星电子(005930KS) 也正推动在SF2製程导入背面供电技术，可能採取与英特尔类似的方案。

一名业界人士表示，这项技术突破有助于提升效率，同时降低AI加速器等产品的设计负担，尤其是这类晶片必须兼顾能源效率与运算效能。在埃米级製程时代，业界竞争已不再局限于製程技术本身，设计生态系也正成为竞争焦点。